DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

007176238

WPI Acc No: 1987-173247/198725

Silicon semiconductor layer formation at low temp. - involves growing

grain by annealing silicon layer on substrate below m.pt. NoAbstract Dwg 7/7

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 62104021 A 19870514 JP 85243687 A 19851030 198725 B

Priority Applications (No Type Date): JP 85243687 A 19851030

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62104021 A 10

Title Terms: SILICON; SEMICONDUCTOR; LAYER; FORMATION; LOW;

TEMPERATURE; GROW; GRAIN; ANNEAL; SILICON; LAYER; SUBSTRATE; BELOW;

NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/20; H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02187121

Image available

FORMATION OF SILICON SEMICONDUCTOR LAYER

PUB. NO.:

62-104021 [JP 62104021 A]

PUBLISHED:

May 14, 1987 (19870514)

INVENTOR(s): NOGUCHI TAKASHI

HAYASHI HISAO

OOSHIMA TAKEFUMI

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-243687 [JP 85243687]

FILED:

October 30, 1985 (19851030)

INTL CLASS:

[4] H01L-021/20; H01L-021/263; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E, Section No. 547, Vol. 11, No. 309, Pg. 141,

October 08, 1987 (19871008)

ABSTRACT

PURPOSE: To obtain a silicon semiconductor layer having good electric characteristics in a low temperature process by annealing the layer on a substrate at low temperature to grow particle diameter, and then annealing it at melting point or lower of the layer to reduce grain boundary trap density of the layer.

CONSTITUTION: An SiO(sub 2) film 2 on an insulating substrate is coated with a polycrystalline silicon layer 3, silicon ions Si(sup +) 4 are implanted to form an amorphous silicon, thereby forming a amophous silicon layer 5. It is crystalline grown by low temperature heat treatment of 700 deg.C or lower to form a polycrystalline silicon layer 6 having large crystal grains. Then, a superthin film silicon layer 6 is formed by etching with phosphoric acid, a laser 7 of short wave is emitted with energy of the degree not melting the layer 6 to be quasi-high temperature heat treated, to form the polycrystalline silicon layer 6. At this time the heat treatment is executed at 1,000 deg.C or higher and melting point or lower. This laser heat treatment reduces the grain boundary trap density, however, does not vary the grain diameter but instead, maintains as they are.

m 日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A)

昭62-104021

@Int.CI.4

識別記号

庁内整理番号

母公開 昭和62年(1987)5月14日

H 01 L 21/263 29/78 7739-5F

8422-5F **客查請求** 未請求 発明の数 1 (全4頁)

図発明の名称

シリコン半導体層の形成方法

顧 昭60-243687 2044

願 昭60(1985)10月30日 ❷出

降 者 野 明 @発

東京都品川区北品川6丁目7番35号 ソニー株式会社内

雄 久 明 者 林 勿発 文 東京都品川区北品川6丁目7番35号 東京都品川区北品川6丁目7番35号

ソニー株式会社内 ソニー株式会社内

明 者 大 勿発 ソニー株式会社 人 の出 顋

東京都品川区北品川6丁目7番35号

外1名

弁理士 伊藤 貞 创代 理

シリコン半導体層の形成方法 発明の名称 特許請求の範囲

基板上のシリコン半導体層に 700℃以下の熱処 理を施して粒径を放長させた後、1000℃以上で上 記シリコン半導体層の融点以下の熱処理により上 記シリコン半導体層の粒界トラップ密度を低下さ せることを特徴とするシリコン半導体層の形成方

発明の詳細な説明

(産業上の利用分野)

木発明は、シリコン半導体層の形成方法、特に 筛膜トランジスタを製造する際の能動領域となる 雄膜半導体層を形成するのに昇遺なシリコン半導 体層の形成方法に関する。

(発明の概要)

本発明は、例えば啓膜トランジスタ等を製造す る際に適用されるシリコン半導体層の形成方法に おいて、拡板上のシリコン半導体層を低温アニー ルして粒径を成長させた後、シリコン半導体層の 融点以下のアニールによりシリコン半導体層の粒 界トラップ密度を少くさせることによって、低温 プロセスで電気的特性の良いシリコン半導体層が 得られるようにしたものである。

(従来の技術)

一般に霹髏トランジスタは、石英ガラス等の絶 緑蓝体上にシリコン等の半導体薄膜を被着形成し、 この薄膜半導体層に例えばチャンネルが形成され る活性領域や低抵抗のソース領域、ドレイン領域 を夫々形成して電界効果型トランジスタを構成す るようにしている。

ところで、薄膜トランジスタの基板としては、 従来より高融点の石英ガラスが一般に用いられて いるが、材料費が粛み高価となるため、石英ガラ スより低融点の通常の耐熱ガラスを基板に用いる ことが望まれている。このような比較的低融点の 耐熱ガラス(例えば歪点 700℃程度)を基版に用 いる場合には、薄膜トランジスタの製造工程中の 基板の上限温度を基板ガラスの歪点以下とするような低温プロセスが必要となる。

しかしながら、このような低温プロセスにおいては特性の良好な活性領域を得ることは困難である。すなわち、基板上に例えば C V D 法(化学気相成長法)でシリコンを被着形成したのみでは、精晶粒径の小さな多結晶シリコン層が形成されて気的特性、特に移動度 μ、関値電圧 V thの点で良好なものが得られない。次に、 C V D 法により多結晶シリコンを被者形成した後、シリコンイオンSi+を让人して非品質化し、次で低温アニテル

(600 で程度)して結晶粒径を大きくした多結晶シリコン層を得る方法も考えられている。この場合には比較的高性能の解膜トランジスタ(移動度 $\mu\simeq 60$ 、 図値電圧 V th $\simeq 6$ $V\sim 7$ V)が得られるが、 1000 での高温プロセスで製造された薄膜トランジスタ(移動度 $\mu \approx 100$ 、 図値電圧 V th $\simeq 4$ V には及ばない。この原因は多結晶シリコン層の結晶粒径でなく、その粒界トラップ密度が 600 では充分改善されないからである。

で融点以下の熱処理としてはレーザアニール(例えばエキシマレーザによる)、ハロゲンランプ等によるランプアニール(いずれも短波長がよい。)を、或は電子線アニール、等を用いることができる。

基板としては、低温プロセスで使用可能な低融 点ガラス(例えば無アルカリガラス)、或は石英 ガラス、半導体基板上に SiO2 等の絶縁膜を被着 した基板、等を用いることができる。

(作用)

基板上のシリコン半導体層に中性イオンを注入しシリコン半導体層を非晶質化した後、 700で以下の低温熱処理が施されることにより、シリコン半導体層が固相成長され、結晶粒径が大きくなる。次で、多結晶化されたシリコン半導体層が1000で以上でシリコンの融点以下の温度で疑似高温熱処理されることにより、結晶粒径は変化せずそのままの状態で、粒界トラップ密度だけが減少する。

従って、低温プロセスにおいて電気的特性の良

(発明が解決しようとする問題点)

上述のように、薄膜トランジスタを低温プロセスで製造しようとすると、得られた薄膜半導体層、さらには活性領域となる部分の電気的特性が不充分である。

本発明は、上述の点に重み、比較的簡単な方法で電気的特性の良好な確認シリコン半導体層を低温プロセスで形成し得るようなシリコン半導体層の形成方法を提供するものである。

(問題点を解決するための手段)

本発明は、基板上にシリコン半導体層を被着形成し、このシリコン半導体層に 700で以下の無処理を施して粒径を成長させた後、1000で以下で粒径成長したシリコン半導体層のの動点以下の無処理によりシリコン半導体層の粒源トラップ密度を低下させるようになす。

シリコン半導体層は 700で以下の熱処理前に中性イオン例えばシリコンイオンSi⁺ を注入して非晶質化させておくを可とする。また、1000で以上

好な多結晶シリコン半導体層が得られる。

(実施例)

以下、図面を参照して本発明に係るシリコン半 導体層の形成方法を、薄膜トランジスタの製造に 通用した一実施側について説明する。

先ず、第1図に示すように基版(I)として例えば 耐熱ガラスより成る絶縁基板上に膜厚1000人程度 の SiO2 膜(2)を被者形成したものを用いる。ここ で基板(I)には、石英板を用いてもよいが、石英よ りも低磁点のガラス基板(例えば無アルカリガラ ス:歪点 700℃)で充分である。

この絶縁基板の Si02 膜(2)上に誤摩 800 A 程度の多結晶シリコン層(3)を減圧 C V D法 (化学気相成長法)により被者形成する。この多結晶シリコン層(3)に対してシリコンイオンSi⁺(4)をイオン注入して非晶質化し、第2 図に示すように非晶質シリコン層(5)を形成する。このときのSi⁺のイオン注入条件としては、例えば打込みエネルギー50~60 KeV とし、打込みドーズ後を1×10¹⁵cm⁻²程度

とする。また、多結晶シリコン層のの膜障がさら に厚い場合には、打込みエネルギーを高めればよ い

次に、非晶質化されたシリコン層(5)に対して例えば 600で、30時間の低温熱処理を施して、結晶成長させ、第3図に示すように結晶粒の大きな多結晶シリコン層(6)を形成する。このときの結晶粒径は1μm 以上に成長する。

次に第4図に示すように、多結局シリコン層(6) に対し、表面を液温が例えば 170で程度の燐酸

(H) PO4) にてエッチング処理して、 膜厚が例えば 200人~ 300人程度の超薄膜シリコン間(6)を形成する。なお、 超薄膜トランジスタを形成する ためのシリコン間(5)の膜厚としては 20人~ 1000人が好ましくは 200人~ 500人である。また、 らに好ましくは 200人~ 500人である。また、 たといまングによる薄膜化の膜のエッチングによる薄膜化の膜酸がエッチングによる薄膜化の膜酸がエッチングの点で使れており、数百人程度の超薄膜を得るための

験厚制御に好通なものである。なお、エッチング 液となる燐酸の液温のより好ましい範囲は 170℃ ~ 180℃である。

そして、この超離膜化した段階では粒径は成長 するが、粒界のトラップ密度は悪い。

なお、このレーザ熱処理は上記第3図の工程が

終了した段階で行い、その後にエッチング処理し て超薄膜シリコン層を形成してもよい。

このようにして得られた多結晶シリコン層(6)は 結晶粒径が大きく、且つ粒界トラップ密度が少な いシリコン層であり、電気的特性の高いものとなっている。

これ以後は、通常の製造工程に従えばよい。例えば必要に応じて、水素化処理を施し、その後、第6図に示すように必要とする薄膜トランジスタの能動領域形状を形成するためのパターンエッチング処理を施し、次でゲート絶縁膜となる膜厚1000A程度の SiO2 膜側をC V D法等により被着形成する。

次に、これらの SiO2 腰側及び不純物ドープ多結晶シリコン層側をパターンエッチングして、第7 図に示すように、ゲート絶縁膜岬及びゲート電極 (11) を形成する。次にこれらのゲート絶縁膜岬及びゲート電極 (11) をマスクとする所謂セル

ファライン法により、薄膜の多結晶シリコン層(6) に例えばリンイオン (P+) をイオン注入してソ ース領域 (12S) 及びドレイン領域 (12D) を形 成する。このソース領域 (12S) とドレイン領域 (120) の間のゲート下の領域はチャンネルが形 成される活性領域(12C)となる。このイオン注 入後 600℃, 30時間以上の熱処理を施して活性化 処理する。次に、全体に例えばPSG(リンシリ ケートガラス) 膜 (13) を被若形成し、ソース領 城 (125) 及びドレイン領域 (120) に対応する PSG腹(13)にコンタクト用の窓部を設けて後、 锥板となる AB層を被着形成し、パターニングし てソース電極(14S)及びドレイン電極(14D) を夫々形成する。しかる後、さらにプラズマSill 膜 (15) を被著形成し、ソース電極 (148) 及び ドレイン電極(ldB) に対応する部分のプラズマ SIN膜 (15) に窓部 (16) を設け、フォーミング ガス雰囲気中で 400での熱処理を施して、目的の 超薄膜トランジスタを得る。

尚上例では基板(1)として低融点ガラス基板を用

特開昭62-104021(4)


(発明の効果)

本発明によるシリコン半導体層の形成方法によれば、 700で以下の低温熱処理で基版上のシリコン半導体層の結晶粒径を成長させた後、1000で以上でシリコン半導体層の融点以下の温度で凝切界は熱処理することにより、粒径を変えずに粒界トラップ密度を少くすることができる。従って、低温プロセスで高温プロセスに匹敵するような電気的特性の良好なシリコン半導体層を容易に得るこ

とができるものである。従って、例えば薄膜トランジスタに適用した場合に、移動度μが大きく、 関値電圧 V tbが小さく、リーク電流が小さく、ま た暇反転領域の立ち上がりが扱くなる等、高性能 の薄膜トランジスタが得られる。

図面の簡単な説明

第1図乃至第7図は本発明を薄膜トランジスタの製法に適用した実施例を示す製造工程図である。 (1)は基板、(2)は SiO2 膜、(3)(6)は多結晶シリコン層、(6)は非晶質シリコン版である。



本 実 施 例の工程図